UCAgent 配置首页

芯片验证智能体——UCagent北京开源芯片研究院

UCAgent 是一个基于大语言模型的自动化硬件验证 AI 代理，专注于芯片设计的单元测试(Unit Test)验证工作。通过 AI 技术自动分析硬件设计，生成测试用例，执行验证任务并生成测试报告，从而提高验证效率。

只上传一个 DUT RTL（.v / .sv），可附加 README.md 或 Markdown 规格DeerFlow 负责对话编排，原生 UCAgent 负责建立工作区并执行验证运行过程中右侧文件面板展示报告、日志和结果压缩包工具返回后由 DeerFlow 继续用中文总结测试内容、通过/失败数量和 DUT 结论

3 个可选案例

精选案例

查看已完成的 UCAgent 验证案例，案例内容只读展示，不会启动新任务。

项目上下文

选择本次会话关联的项目，或新建一个项目来保存需求文件和上下文。

新建项目时需要先填写项目名称。

UCAgent 验证输入

上传一个或多个 DUT RTL（.v/.sv）与可选 README；系统会自动识别顶层并为多文件设计生成 filelist。

顶层模块（可选）

多个 RTL 无法唯一判断顶层时需要填写；模块名必须是合法的 Verilog 标识符。

上传 DUT RTL 与文档

支持多个 .v/.sv；未提供 filelist.txt 时系统会自动生成，也可上传已有 filelist 控制源码顺序。

至少上传一个 RTL（.v/.sv）文件；README.md 和 filelist.txt 可选。

配置完成后开始会话

点击后进入 DeerFlow 对话界面，验证流程和产出文件会在会话中展示。

请至少上传一个 RTL（.v / .sv）文件后再开始。