RTL设计专家团 配置首页
配置 RTL 设计与验证路线
选择一条与服务器环境一致的执行路线，再提交设计需求。RTL 生成、语法检查、功能仿真和失败修复会沿同一条路线闭环执行。
VCS 商业验证路线：SystemVerilog、VCS 编译仿真、VCD 波形iverilog 开源验证路线：Verilog/SystemVerilog、iverilog + vvp两条路线共用架构、RTL、Lint、功能仿真、诊断修复闭环需求中建议明确时钟、复位、端口协议和验收测试点
3 个可选案例
精选案例
查看已完成的 RTL 设计案例，案例内容只读展示，不会继续对话。
执行路线
两条路线使用相同的 RTL workflow，只切换实际编译与仿真后端。
需求与架构1
冻结模块、端口、时钟复位和稳定测试点。
Architect Agent
RTL 生成2
生成可综合 Verilog/SystemVerilog，并保持架构合同一致。
RTL Agent
语法与例化检查3
用同一套 VCS 环境检查 RTL 和 testbench 的语法及例化。
VCS
功能仿真4
运行结构化测试点，保留编译日志、运行日志和 VCD 波形。
VCS + Verification Agent
失败诊断与修复5
区分 RTL、testbench 和环境问题，并回到对应阶段最小修复。
Diagnoser Agent
标准产物sim_compile.logsim_run.logverification_summary.mdsim.vcd
输出目标
定义这次会话的主要交付物。
项目上下文
选择本次会话关联的项目，或新建一个项目来保存需求文件和上下文。
新建项目时需要先填写项目名称。
需求与文件
输入本次要执行的 RTL 需求，可选上传规格、已有 RTL、接口文档或测试材料。
已按所选路线预填提示词，可直接修改。
上传需求材料
文件会在开始会话前上传，并与本次会话/项目上下文关联。
可不上传文件，Agent 会仅根据文本需求和所选配置开始。
配置完成后开始会话
当前配置会随会话带入，Agent 会自动读取路线、输入形式、输出目标和项目上下文。
请先填写 Workflow 输入或上传文件。